Para entender las causas del ruido 1/f en transistores MOS se presentan las teorías que describen su origen físico, a saber, la teoría de Mc Whorter y la teoría de Hooge. De esa comprensión se revisan los modelos analíticos del ruido 1/f reportados en la literatura, los cuales intentan correlacionar los resultados experimentales, pues esos modelos están basados en la aproximación de gran canal. Se presenta, además, una descripción de los modelos de simulación Spice, y se concluye que esos modelos también están basados en la teoría de dispositivos de gran canal. Por lo tanto, si la longitud del transistor debe incrementarse para minimizar el ruido 1/f, es de interés conocer qué otros parámetros están bajo el control del diseñador, y qué técnica de diseño permite minimizar la magnitud de la potencia espectral de ruido. Se ofrecen resultados de simulación que muestran el desempeño del ruido ante variaciones de la longitud de canal, L, y del exponente de la frecuencia, β.
Sandoval Ibarra, F., Melchor Hernández, N. & Ortega Cisneros, S. (2013). Análisis, modelado y simulación del ruido flicker en transistores MOS. Acta Universitaria, 23(5), pp. 20-26.
Formación Académica:
Lic. en Electrónica - Física, Fac. de Ciencias, UASLP, México (1988)
M.C. con Especialidad en Electrónica, INAOE, México (1991)
Dr. en Ciencias con Especialidad en Electrónica, INAOE, México (1998)
Miembro del SIN desde 1996, actualmente Nivel I.
Líneas de Investigación: Diseño de CIs analógicos/digitales CMOS, Desarrollo de MAGFETs, Diseño de circuitos y componentes para RFID.
Centro de Investigación y de Estudios Avanzados (CINVESTAV) del Instituto Politécnico Nacional, Unidad Guadalajara.
Ingeniero en Comunicaciones y Electrónica, Facultad de Ingeniería de la Universidad de Guadalajara, Jalisco, México.
Maestría en Ciencias en Ingeniería Eléctrica, CINVESTAV-IPN, México D.F.
Maestría (Grado de Sufic. Investigadora), Diploma de Est. Avanzados., Univ. Autónoma de Madrid, España.
Doctorado en Ingeniería Informática y Telecomunicación, Escuela Politécnica Superior de la Universidad Autónoma de Madrid, España.
Profesor Investigador Titular - Orientación en Diseño Electrónico.
Líneas de Investigación: Diseño Digital de arquitecturas on-chip. Diseño de Circuitos con Protocolos de Sincronización ST (Self-Timed). Prototipado de circuitos aritméticos, redes neuronales y microprocesadores en dispositivos FPGAs. Diseño de unidades aritméticas para DSPs prototipadas en dispositivos reconfigurables. Diseño de bajo consumo en dispositivos reconfigurables. Sistemas electrónicos aplicados a la biomedicina. Sistemas Microelectromecánicos (Microelectromechanical systems, MEMS).
Condiciones de uso | Política de Privacidad | Consejo Directivo | Publicidad | Contáctenos | Fuentes RSS
Derecho de Autor 2012 ACUEDI. Todos los derechos reservados.
Diseño y hosting: Estudio Iotopia
Comentarios